This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-42163

(43)公開日 平成10年(1998) 2月13日

(51) Int.Cl.		 識別記号	庁内整理番号	FΙ		技術表示箇所
H 0 4 N	3/32			H04N	3/32	
	3/23				3/23	Z .

審査請求 未請求 請求項の数4 OL (全 8 頁)

特顏平8-197749

平成8年(1996)7月26日

(71) 出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 梶原 幹夫

. . 埼玉県深谷市幡羅町1丁目9番2号 株式

会社東芝深谷工場内

(72)発明者 落合 政司

埼玉県深谷市幡羅町1丁目9番2号 株式

会社東芝深谷工場内

(74)代理人 弁理士 伊藤 進

(54) 【発明の名称】 歪補正回路


(57)【要約】

(21)出願番号

(22)出願日

【課題】 複雑な部品定数の設計を要することなく、歪補正することが可能な歪補正回路を提供すること。

【解決手段】 A/D変換された輝度信号103と色差信号109をラインメモリ回路128にメモリし、メモリした信号を読み出す際には、読み出しクロック124を用いて、その読み出し速度を水平周期と垂直周期でパラボラ状に変調し、変調されたディジタル信号をD/A変換してアナログの輝度信号と色差信号に戻し、インナービンクッション歪或いはインナーバレル歪を補正する。ディジタル処理によって映像信号自身に変調をかけることで歪補正するので、従来のようなアナログ補正により発生する回路ドリフトがなく、しかも繁雑なアナログ回路設計の必要がない。





【特許請求の範囲】

【請求項1】アナログ方式の輝度信号及び色差信号を入力し、それぞれディジタル信号に変換するA/D変換手段と、

A/D変換された信号を記憶するメモリ手段と、

前記メモリ手段への書き込み、読み出しを制御するものであって、前記メモリ手段に書き込んだデータを読み出す際に、読み出し速度を水平周期と垂直周期とでパラボラ状に変調する書き込み・読み出し制御手段と、

前記メモリ手段から読み出された信号を、アナログの輝 10 度信号及び色差信号に変換する D/A変換手段とを具備したことを特徴とする歪補正回路。

[請求項2]前記書き込み・読み出し制御手段は、読み出し速度をパラボラ状に変調する際に、垂直周期の画面中央部で水平方向の変調速度を速くし、画面上下部で遅くし、また、水平周期の画面中央部で変調速度を遅くし、画面左右部で速くし、かつ、垂直周期の画面中央部と上下部でも水平周期において、画面の中央部の走査ラインでは画面上下部の走査ラインに比し、画面左右部において変調速度を速くするようにして、インナーピンクッション歪を補正することを特徴とする請求項1記載の歪補正回路。

【請求項3】前記書き込み・読み出し制御手段は、垂直 周期の画面中央部で水平方向の変調速度を遅くし、画面 上下部で速くし、また、水平周期の画面中央部で変調速 度を遅くし、画面左右部で速くし、かつ、垂直周期の画 面中央部と上下部でも水平周期において、画面の中央部 の走査ラインでは画面上下部の走査ラインに比し、画面 左右部において変調速度を遅くするようにして、インナ ーバレル歪補正を行うことを特徴とする請求項1記載の 歪補正回路。

【請求項4】前記書き込み・読み出し制御手段は、

水平同期信号に基づき、第1のタイミング信号と水平走 査周波数の所定倍の周波数の書き込み用の第1のクロッ クと水平走査周波数の前記とは異なる所定倍の周波数の 第2のクロックとを発生するクロック発生回路と、

前記第2のクロックに基づいてクロックを発振するもので、その発振周波数が水平周期と垂直周期とでパラボラ 状に変調されるディジタル制御発振器と、

前記水平同期信号に基づいて水平周期のパラボラ波信号 40 を発生して、前記ディジタル制御発振器に供給する水平 パラボラ発生回路と

垂直同期信号に基づいて垂直周期のバラボラ波信号を発生して、前記ディジタル制御発振器に供給する垂直バラボラ発生回路と、

前記ディジタル制御発振器の出力をアナログ信号に変換し、読み出しクロックとして前記メモリ手段に出力する D/A変換器と、

前記第1のタイミング信号及び前記第1のクロックに基 る。トランジスタQ2のベースに接続した端子3には、 づいて書き込みタイミング信号を発生する一方、前記第 50 垂直周期のパラボラ波電圧を発生する図示しないパラボ

1のタイミング信号及び前記 D / A 変換器からの読み出しクロックに基づいて読み出しタイミング信号を発生するタイミング発生回路とを具備したことを特徴とする請求項 1 記載の歪補正回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、テレビジョン受像 機などに搭載されて画面歪を補正する歪補正回路に関す る。

[0002]

【従来の技術】従来、カラー受像管の偏向では、蛍光面の曲率半径は偏向中心から蛍光面までの管軸上の距離に比べて大きいので(蛍光面はほぼ平坦)、・蛍光面上のラスタは糸巻き状に歪む。この糸巻き歪は、ピンクッション歪とも呼ばれている。このピンクッション歪に対して、画面全体に均一にピンクッション歪補正をかけても画面周辺部と中央部の歪みが異なり、画面周辺部に対して中央部にピンクッション歪が発生(以下、インナーピンクッション歪という)する。

[0003] 図7は、ダイオードモジュレータ回路と呼ばれる電圧変調型の歪補正回路を示している。ここでは、ネガティブ方式のダイオードモジュレータ回路につい説明する。

【0004】図7において、入力端子1には水平周期のパルスが供給され、水平出力トランジスタQ1のベースに入力される。水平出力トランジスタQ1のコレクタ・エミッタ間に並列にダンパダイオードD1がカソードがコレクタ側にくるように接続され、さらに並列に水平偏向コイループンサC2が接続され、さらに並列に水平偏向コイルー30 LYと、リニアリティコイルL1及びダンピング抵抗R1の並列回路と、S字補正コンデンサC4、C5との直列回路が接続されている。

[0005]また、水平出力トランジスタQ1のコレクタは、フライバックトランスFBTの一次巻線T1を介でて電源端子2に接続され、電源電圧VBが供給されるようになっている。さらに、水平出力トランジスタQ1のコレクタと基準電位点との間には共振コンデンサC1が接続されている。

【0006】そして、水平出力トランジスタQ1のエミッタは変調用のダイオードD2と共振コンデンサC3から成る並列回路を介して基準電位点に接続されると共に、変調用コイルL3及び変調用コンデンサC6を介して基準電位点に接続されている。また、前記S字補正コンデンサC4と前記S字補正コンデンサC5の接続点Aは、コイルL2を介して基準電位点に接続されている。【0007】変調用コイルL3及び変調用コンデンサC6の接続点Bは、抵抗R2及びトランジスタQ2のコレクタ・エミッタ路を介して基準電位点に接続されている。トランジスタQ2のベースに接続した端子3には、垂直周期のバラボラ波電圧を発生する図示しないバラボ





ラ波発生回路が接続されている。

【0008】上記の回路は、水平出力トランジスタQ1 にダンバダイオードD1及び共振コンデンサC2を並列 に接続した水平出力回路であり、さらに歪補正するため の歪補正回路をS字補正コンデンサC4, C5の周辺部 分に接続した構成となっている。S字補正コンデンサは C4、C5 に分割されており、その接続点Aと基準電位 点間にコイルし2が挿入されており、S字補正コンデン サC5の一端(Q1のエミッタ)と基準電位点間に歪補 正回路としてのコイルL3 , コンデンサC6 の直列回 路、及び共振コンデンサC3が並列に接続して、歪補正 を行っている。また、ダイオードD2 は、トランジスタ Q1 のエミッタに負電圧が発生するため、水平出力トラ ンジスタQ1 の動作を保証すると共にこの電位を保証す るために設けてある。

【0009】水平走査期間において、水平出力トランジ スタQ1 またはダンバダイオードD1 を介して水平偏向 電流が流れる。S字補正コンデンサC5よりコイルL2 を介して電流 l 1 が流れ、S字補正コンデンサC4 とC 5 に蓄積された電荷が水平偏向電流 I y としてコイルし 20 1 を介して水平偏向コイルLy に流れる。水平偏向コイ ル側のS字補正コンデンサC4 には水平偏向電流 Iy の みが流れ、S字補正コンデンサC5にはl1とlyの両 方の電流が流れる。トランジスタQ2 のベースに接続し た端子3にはパラボラ波発生回路から垂直周期のパラボ ラ波電圧が供給され、コンデンサC6の端子電圧Vmを バラボラ状に変調する。コンデンサC6に発生する電圧 Vm を垂直周期でパラボラ状に変調すると水平偏向電流 lyの電源となるS字補正コンデンサ電圧(Vc5+Vc 4) は、Vc5+Vc4=VB+Vmのように変調される。と 30 のとき、S字補正コンデンサの容量についは、C 5 << C4の条件に設定してあるため、Vc4は無視できるた め、Vm を変調することによりVc5が垂直周期でパラボ ラ状に変調される。これにより、S字補正コンデンサC 5 の両端には図8に示すような垂直周期でパラボラ状に 変調された水平周期の電圧Vc5が発生する。

【0010】との垂直周期でパラボラ状に変調された電 圧波形により、画面上下部と画面中央部で水平リニアリ ティが異なり、画面中央部で中縮みするインナーピンク ッション歪について、画面上では図9(a)のように点線 40 から実線のように均一なピンクッション歪に補正され る。そして、さらに偏向ヨークによる磁界分布調整を行 って図9(b)のように歪補正される。

【0011】図10は、ポジティブ方式のダイオードモ ジュレータ回路の回路図を示している。図7におけるネ ガティブ方式のダイオードモジュレータ回路の接続と比 べ、水平出力トランジスタQ1 のエミッタが基準電位点 に接続され、ダイオードD2がダンパダイオードD1 と 同じ向きで直列に接続されている点で異なっている。ま た、水平出力トランジスタQ1 のコレクタと基準電位点 50 し、画面左右部において変調速度を遅くするようにし

との間に共振コンデンサC1を設けていない点で異なっ ている。図7の回路がC点において負の電位であること を用いて歪補正を行ったのに対し、図10ではC点が正 の電圧であることを用いて歪補正を行っている。

【0012】しかしながら、図7または図10の回路で は、コイルやコンデンサなどの大物部品を使用している ため、基板面積的にもコスト的にも不利で、しかも機種 変更などにより、偏向ヨークのインダクタンスや受像管 の曲率が変更される度に、部品定数を設計する必要があ 10 り、作業が繁雑であった。

[0013]

【発明が解決しようとする課題】上記の如く、従来の回 路では、使用部品が大きく、コストも高く、偏向ヨーク・・・・ のインダクタンスや受像管の曲率が変更される度に、部域では 品定数の設定を行う必要があり、設計する上で繁雑であっ

【0014】そこで、本発明は、上記の問題に鑑み、繁 雑な部品定数の設計を要することなく、画面歪を補正する ることができる歪補正回路を提供することを目的とする ものである。・

[0015]

[課題を解決するための手段] 請求項1記載の発明によ る歪補正回路は、アナログ方式の輝度信号及び色差信号 を入力し、それぞれディジタル信号に変換するA/D変ニー 換手段と、A/D変換された信号を記憶するメモリ手段 と、前記メモリ手段への書き込み、読み出しを制御する。 ものであって、前記メモリ手段に書き込んだデータを読 み出す際に、読み出し速度を水平周期と垂直周期とでなる。 ラボラ状に変調する書き込み・読み出し制御手段と終前等がある。 記メモリ手段から読み出された信号を、アナログの輝度 信号及び色差信号に変換するD/A変換手段とを具備しい。 たものである。

[0016]請求項2記載の発明は、請求項1記載の歪 補正回路において、前記書き込み・読み出し制御手段・・・・・ は、読み出し速度をパラボラ状に変調する際に、垂直周 期の画面中央部で水平方向の変調速度を速くし、画面上 下部で遅くし、また、水平周期の画面中央部で変調速度 を遅くし、画面左右部で速くし、かつ、垂直周期の画面 中央部と上下部でも水平周期において、画面の中央部の 走査ラインでは画面上下部の走査ラインに比し、画面左 右部において変調速度を速くするようにして、インナー ピンクッション歪を補正することを特徴とする。

[0017]請求項3記載の発明は、請求項1記載の歪 補正回路において、前記書き込み・読み出し制御手段 は、垂直周期の画面中央部で水平方向の変調速度を遅く し、画面上下部で速くし、また、水平周期の画面中央部 で変調速度を遅くし、画面左右部で速くし、かつ、垂直 周期の画面中央部と上下部でも水平周期において、画面 の中央部の走査ラインでは画面上下部の走査ラインに比



て、インナーバレル歪補正を行うことを特徴とする。 【0018】請求項4記載の発明は、請求項1記載の歪 補正回路において、前記書き込み・読み出し制御手段 は、水平同期信号に基づき、第1のタイミング信号と水 ロックと水平走査周波数の前記とは異なる所定倍の周波 数の第2のクロックとを発生するクロック発生回路と、 前記第2のクロックに基づいてクロックを発振するもの で、その発振周波数が水平周期と垂直周期とでパラボラ 状に変調されるディジタル制御発振器と、前記水平同期 10 信号に基づいて水平周期のパラボラ波信号を発生して、 前記ディジタル制御発振器に供給する水平パラボラ発生 回路と、

垂直同期信号に基づいて

垂直周期のパラボラ波 信号を発生して、前記ディジタル制御発振器に供給する。 垂直パラボラ発生回路と、前記ディジタル制御発振器の 出力をアナログ信号に変換し、読み出しクロックとして 前記メモリ手段に出力するD/A変換器と、前記第1の タイミング信号及び前記第1のクロックに基づいて書き 込みタイミング信号を発生する一方、前記第1のタイミ ング信号及び前記D/A変換器からの読み出しクロック 20 ジタル輝度信号103に変換されて、メモリ手段として に基づいて読み出しタイミング信号を発生するタイミン グ発生回路とを具備したものである。

【0019】請求項1記載の発明においては、A/D変 換された輝度信号と色差信号を一度メモリ手段にメモリ し、メモリした信号を読み出す際には、その読み出し速 度を水平周期と垂直周期でパラボラ状に変調し、変調さ れたディジタル信号をD/A変換してアナログの輝度信 号と色差信号に戻し、インナーピンクッション歪或いは、 インナーバレル歪を補正する。ディジタル処理によって 映像信号自身に変調をかけるととによって歪補正でき、 従来のようなアナログ補正により発生する回路ドリフト がなく、繁雑なアナログ回路設計の必要がなくなる。 【0020】請求項2記載の発明においては、インナー ピンクッション歪を補正できる。

【0021】請求項3記載の発明においては、インナー バレル歪を補正できる。

【0022】請求項4記載の発明においては、読み出し クロックの発生を、ディジタル制御発振器でディジタル 的に行い、かつ読み出しクロックの周波数を、水平周期 と垂直周期とでパラボラ状に精確に変調することができ 40

[0023]

[発明の実施の形態] 発明の実施の形態について図面を 参照して説明する。図1は本発明の一実施の形態の歪補 正回路を示すブロック図であり、図2は図1の歪補正回 路が用いられるテレビジョン受像機などのディスプレイ 装置を示すブロック図である。図2のディスプレイ装置 から説明する。

【0024】図2において、ディスプレイ装置は、アナ ログ方式の輝度信号Y及び色差信号R-Y, B-Yを入 50 発生するもので、その読み出しクロック周波数つまり読

力し、それぞれディジタル信号に変換して、メモリ手段 に書き込み、その後メモリ手段から読み出しを行う際 に、水平同期信号HD、垂直同期信号VDに基づいた信 号でY、R-Y、B-Yの各信号の読み出し速度を水平 周期(以下、1 Hという)と垂直周期(以下、1 Vとい う) とでパラボラ状に変調して読み出し、再びアナログ の輝度信号Y及び色差信号R-Y,B-Yに変換して出 力する歪補正回路100と、歪補正回路100から出力 された輝度信号Y及び色差信号RiY、B-Yを入力 し、R (赤), G (緑), B (青)の3原色信号を出力 するビデオ出力回路200と、前記水平同期信号HD, 垂直同期信号VDを入力し、陰極線管(CRT)4·00 の偏向ヨークに水平偏向電流、垂直偏向電流を供給する 偏向回路300と、CRT400とで構成されている。 偏向回路300は、歪補正回路(DPC回路)を含んで おり、インナーピンクッション歪やインナーバレル歪の and the state of t 補正機能を有している。

【0025】図1において、入力端子101にはアナロ グの輝度信号Yが入力され、A/D変換器 1-0-2 でディ のラインメモリ回路128に供給される。また、入力端 子104,105にはそれぞれアナログの色差信号R-Y. B-Yが入力され、多重されてA/D変換器108 に供給され、ここでディジタル色信号109に変換され 【0026】ラインメモリ回路128へのディジタル信 号の書き込みは、タイミング回路125からの書き込み タイミング信号126に従って、クロック発生回路1.1 1からの書き込みクロック112を用むで行われる。 【·O O 2 7 】入力端子 1 1 0 には水平同期信号 H D が入 力され、クロック発生回路1.11に供給されている。ク ロック発生回路111は、書き込み、読み出しタイミン グを与えるためのタイミング信号112のほか、水平走 査周波数 f H の 9 1 0 倍の周波数の 9 1 0 行 f H クロッ ク (113) と、水平走査周波数 f H の2730倍の周 波数の2730・f H クロック(114)を発生する。 【0028】タイミング信号112はタイミング発生回 路125に供給されている。910·fHクロック(1 13)は前記ラインメモリ回路128に書き込みクロッ クとして供給される一方、タイミング発生回路125に 供給されている。タイミング発生回路125は、前記タ イミング信号112と前記910・f H クロック(11 3) を用いて、910・f H クロック(113) に同期 した書き込みタイミング信号126を発生して、ライン メモリ回路128に供給する。

[0029]2730・fHクロック(114)は、デ ィジタル制御発振器1150に供給されている。ディジ タル発振器115は、2730・fH クロック(11 4) に基づいて読み出し用のクロックをディジタル的に





み出し速度を、水平パラボラ発生回路117からの水平 パラボラ波信号と垂直パラボラ発生回路118からの垂 直パラボラ波信号とを用いて1Hと1Vで変調する機能 を有している。

【0030】水平バラボラ発生回路117は、、入力端子 110に供給される水平同期信号HDに基づいて1Hの パラボラ波信号を発生し、制御信号としてディジタル制 御発振器115に供給する。また、垂直パラボラ発生回 路118は、入力端子116に供給される垂直同期信号 VDに基づいて1Vのパラボラ波信号を発生し、制御信 10 号としてディジタル制御発振器115に供給する。ディ ジタル制御発振器 1 1 5 から出力される 1 Hと 1 Vでパ ラボラ状に速度変調されたディジタルのクロック信号1 20は、D/A変換器121でアナログのクロック信号 122に変換され、波形成形回路123で波形成形され た後、読み出しクロック124としてラインメモリ回路 128に供給される一方前記タイミング発生回路125 にも供給される。タイミング発生回路125は、タイミ ング信号112と読み出しクロック124を用いて、読 み出しクロック124に同期した読み出しタイミング信 号127を発生して、ラインメモリ回路128に供給す る。符号110~127に示す回路部分は、書き込み・ 読み出し制御手段を構成している。

【0031】ラインメモリ回路128では、記憶されて いるディジタル輝度信号Y及びディジタル色信号R-Y. B-Yが、その読み出し速度が変調されて、信号1 29、130として読み出され、ディジタル輝度信号1 29はD/A変換器131に、ディジタル色信号130 はD/A変換器133,134に供給される。

【0032】D/A変換器131では、ディジタル輝度 30 信号をアナログの輝度信号Yに変換し、出力端子132 から出力する。D/A変換器133では、多重されてい るディジタル色信号からR-Yのディジタル色差信号を 分離し、アナログの色差信号R - Yに変換し、出力端子 135から出力する。D/A変換器134では、多重さ れているディジタル色信号からB-Yのディジタル色差 信号を分離し、アナログの色差信号B-Yに変換し、出 力端子136から出力する。

【0033】次に、図1の動作を、図4(a) に示すよう なインナービンクッション歪を補正する場合について、 図3(a), (b)及び図4(a)~(c)を参照しながら説明 する。

【0034】入力端子101,104,105にアナロ グ方式の輝度信号Y及び色差信号R-Y, B-Yを入力 し、入力端子110,116に水平同期信号HD,垂直 同期信号VDを入力する。アナログの輝度信号Y及び色 差信号R-Y、B-YをそれぞれA/D変換器102. 108でディジタル信号に変換して、ラインメモリ回路 128に書き込む。このときの書き込みは、タイミング 発生回路125からの書き込みタイミング信号とクロッ 50 (a) ~(c) を参照しながら説明する。

ク発生回路 111からの書き込みクロック 113によっ て行われる。書き込みクロック113は、910・fH の一定周波数のクロックである。

【0035】そして、読み出しを行う際には、2730 · f H のクロック114 に基づいてディジタル制御発振 器115がディジタルの読み出しクロックを発振する が、その際に水平パラボラ発生回路117と垂直パラボ ラ発生回路 1 1 8 からの 1 Hのパラボラ波信号と 1 Vの パラボラ波信号を制御信号として用いて、発振信号の周 波数(即ち、読み出し周波数)を水平周期及び垂直周期 で変調する。その変調されたディジタルのクロック信号 は、D/A変換器121でアナログ信号に変換され、波 形成形された後、読み出しクロック124としてライン・ メモリ回路128に供給される。ラインメモリ回路12*** 8に記憶されたディジタル輝度信号及びディジタル色信 号は、読み出しクロック124により読み出し速度が1 Hと1Vとでパラボラ状に変調して読み出される。 【0036】図3(a) に、1 V での読み出し速度の変調 波形を示し、図3(b) に1Hでの読み出し速度の変調波 形を示す。インナーピンクッション歪を補正するために は、図3(a) に示すように1Vの画面中央部で水平方向・ の変調速度を速くし、画面上下部で遅くする。また、図 3(b) に示すように1Hの画面中央部で変調速度を遅く し、画面左右部で速くする。かつ、図3(b) に示すよう に1Vの画面中央部と上下部でも1Hの期間において、 変調速度を変える。つまり、図3(b) に示すように画面 の中央部の走査ラインでは画面上下部の走査ラインに比 し、画面左右部において変調速度を速くし、画面の上下 部の走査ラインでは画面中央部の走査ラインで比り、画 面左右部において変調速度を遅くするようにする。 【0037】ラインメモリ回路128より読み出された。 ディジタル輝度信号及びディジタル色信号は、D/A変 コー 換器 131, 133, 134 で再びアナログの輝度信号・ Y及び色差信号R-Y, B-Yに変換されて、図示じない。 いビデオ出力回路に供給され、CRT上に表示される。 【0038】以上述べたラインメモリ回路128におけ る1V,1Hでの読み出し速度変調の回路を利用するこ とにより、CRT上に表示される画像は、図4(c) に示 すように歪補正される。即ち、上記の歪補正されない状 態では、表示される画像は図4(a) に示すようなインナ ーピンクッション歪を伴ったものであるが、本実施の形 態の歪補正回路100を用いることにより、図4(b)に 示すような均一なピンクッション歪に補正される。さら に確実を期するため偏向回路300内の歪補正回路によ ってピンクッション歪の補正を行うことによって図4 (c) に示すようにピンクッション歪の除去された画像が

【0039】次に、図6(a) に示すようなインナーバレ ル歪を補正する場合について、図5(a), (b) 及び図6

表示される。





【0040】 歪補正を行わない状態でインナーバレル歪 が生じる場合には、図5(a)のように読み出し速度の変 調波形を、図3(a)の場合とは極性反転することによ り、歪補正することができる。

【0041】図5(a) に、1Vでの読み出し速度の変調 波形を示し、図5(b) に1Hでの読み出し速度の変調波 形を示す。インナーバレル歪を補正するためには、図5 (a) に示すように 1 V の画面中央部で水平方向の変調速 度を遅くし、画面上下部で速くする。また、図5(b) に 示すように 1 Hの画面中央部で変調速度を遅くし、画面 10 左右部で速くする。かつ、図5 (b) に示すように1Vの 画面中央部と上下部でも1Hの期間において、変調速度 を変える。つまり、図5(b) に示すように画面の中央部 の走査ラインでは画面上下部の走査ラインに比し、画面 左右部において変調速度を遅くし、画面の上下部の走査 ラインでは画面中央部の走査ラインに比し、画面左右部 において変調速度を速くするようにする。

【0042】以上述べたラインメモリ回路128におけ る1V,1Hでの読み出し速度変調の回路を利用すると とにより、CRT上に表示される画像は、図6(c)に示 20 すように歪補正される。即ち、上記の歪補正されない状 態では、表示される画像は図 6 (a) に示すようなインナ ーバレル歪を伴ったものであるが、本実施の形態の歪補 正回路100を用いることにより、図6(b) に示すよう な均一なバレル歪に補正される。さらに確実を期するた め偏向回路300内の歪補正回路によってバレル歪の補 正を行うことによって図6(c)に示すようにバレル歪の 除去された画像が表示される。

[0043]

149

【発明の効果】以上述べたように本発明によれば、従来 30 117…水平パラボラ発生回路 は偏向回路にてアナログ補正により行っていたインナー ピンクッション歪補正或いはインナーバレル歪補正を、 ディジタル処理によって映像信号自身に変調をかけると とで補正できるので、従来のようにアナログ補正により・ 発生する回路ドリフトがなく、繁雑なアナログ回路設計 の必要がなくなるという効果がある。

【図面の簡単な説明】

*【図1】本発明の一実施の形態の歪補正回路を示すプロ ック図。

【図2】図1の歪補正回路が用いられるディスプレイ装 置の構成を示すブロック図。

【図3】図1のラインメモリ回路における、インナービ ンクッション歪除去のための読み出し速度の変調波形を 示す図。

【図4】図1の回路でインナーピンクッション歪を補正 する動作を説明する図。

【図5】図1のラインメモリ回路における、インナーバ レル歪除去のための読み出し速度の変調波形を示す図。

【図6】図1の回路でインナーバレル歪を補正する動作 を説明する図。

【図7】従来例のネガティブタイプのダイオードモジュー レータ方式歪補正回路を示す回路図。

【図8】図7の回路における補正電圧波形を示す波形

【図9】図7の回路におけるインナービンクッション歪 補正を説明する図。

【図10】他の従来例のポジティブタイプのダイオード モジュレータ方式歪補正回路を示す回路図。 【符号の説明】

101…アナログ輝度信号の入力端子・

102, 108 ··· A/D変換器

104、105…アナログ色差信号の入力端子

the second second

Control of the Contro

1. 计算规则有一次 2. 5. 4 . .

一个人们的人们的人们的人们

30 Canny 装饰。这

110…水平同期信号の入力端子.

111…クロック発生回路

115…ディジタル制御発振器

1·1·6…垂直同期信号の入力端子

118…垂直パラボラ発生回路

121…D/A変換器

125…タイミング発生回路


128…ラインメモリ回路

131, 133, 134…D/A変換器


132…アナログ輝度信号の出力端子

135、136…アナログ色差信号の出力端子。


【図2】




【図3】









[図8]




[図4]





[図5]






(図6)








(c)

(b)


The state of the s

(a)





[図10]



[図9].

